Департамент внутренней и кадровой политики Белгородской области

Областное государственное автономное профессиональное образовательное учреждение

   «Белгородский строительный колледж»

МЕТОДИЧЕСКАЯ РАЗРАБОТКА

Курс лекций

по ОП.05 Информационные технологии в профессиональной деятельности.

специальность:

08.02.09 Монтаж, наладка и эксплуатация электрооборудования промышленных и гражданских зданий

Белгород, 2020

Курс лекций составлен в соответствии с рабочей программой по ОП.05 «Информационные технологии в профессиональной деятельности»  разработанной на основе Федерального государственного образовательного стандарта (далее - ФГОС) среднего профессионального образования (далее - СПО) специальности 08.02.09 Монтаж, наладка и эксплуатация электрооборудования промышленных и гражданских зданий. Курс лекций содержит пояснительную записку, теоретический материал, основные понятия, нормы и области применения электромонтажных работ, вопросы для самоконтроля, список литературы. Курс лекций предназначен для слабоуспевающих и неуспевающих обучающихся, а также педагогов, работающих с данной категорией студентов.

Организация-разработчик: Областное государственное автономное профессиональное образовательное учреждение «Белгородский строительный колледж»

Разработчики:

Буланович Анна Викторовна, преподаватель ОГАПОУ «БСК».

Рекомендовано методическим советом ОГАПОУ «БСК»

Протокол № ___ от_______________ 20__ г.

Заместитель директора по учебно-методической работе

____________________

Рассмотрено на заседании предметной цикловой комиссии

Протокол № ___ от_______________ 20__ г.

Председатель предметной цикловой комиссии

______________________

Содержание

Пояснительная записка…………....…………………………………………....4

Тема 3. Микропроцессоры и микроконтроллеры в электроэнергетике. Программирование микроконтроллеров.

Краткий обзор микропроцессорных устройств измерения, контроля, управления и защиты в электроэнергетике.………....………………............……..6

Типовая схема микропроцессорной системы. Состав и назначение компонентов.Методы и способы организации памяти.Алгоритм работы…………………………...............................................................................8

Структура и характеристики микроконтроллера...............................................17

Интерфейсы микроконтроллера...........................................................................25

Используемые источники информации ……………..………………………....…29

Пояснительная записка

Настоящий курс лекций по ОП.05 «Информационные технологии в профессиональной деятельности» содержит теоретический материал, позволяющий слабоуспевающим и неуспевающим студентам самостоятельно овладевать знаниями, профессиональными умениями и навыками деятельности, направленными на формирование следующих компетенций:

Курс лекций представляет собой систематическое, последовательное, монологическое изложение учебного материала, как правило, теоретического характера.

Курс лекций по ОП.05 «Информационные технологии в профессиональной деятельности» имеет практическую направленность и тесную взаимосвязь с другими общепрофессиональными и специальными дисциплинами: «Основы электротехники» ,«Электрические измерения», предназначен для студентов III курса очной формы обучения специальности 08.02.09 Монтаж, наладка и эксплуатация электрооборудования промышленных и гражданских зданий

Лекция №1

Тема: «Краткий обзор микропроцессорных устройств измерения, контроля, управления и защиты в электроэнергетике.»

Микропроцессоры и микроконтроллеры – это универсальные или специализированные средства автоматизации обработки данных.

Современные возможности автоматизированной обработки дискретных и аналоговых сигналов с помощью МП и МК определяют 3 основные функции их использования: контроль, измерение и управление. Перечисленные функции являются базовыми, на основе которых строятся все без исключения технические системы, в том числе общепромышленные, судовые и транспортные.

В судовых электроэнергетических системах, электроустановках и других технических средствах МП и МК находят все более широкое применение и, выполняя указанные основные функции, помогают осуществлять конечную цель – обеспечение требуемого качества электроэнергии потребителей в процессе эксплуатации технических средств.

Схема расположения систем с использованием МП и МК условно показывает возрастающую их сложность и поглощение простых систем более сложными (по вертикали). Кроме этого существуют и другие взаимосвязи – по горизонтали и перекрестные. На практике, в условиях программно-аппаратной реализации четких гра­ниц между указанными системами может не существовать, часто одна система поглощает другую, поскольку не может быть реализована без нее. Например, функция отображения состояния объекта может быть реализована простейшими средствами типа светодиодных индикаторов для построения цветных мнемосхем на лицевых панелях щитов и в то же время может быть реализована сложнейшими средствами, включая цифровую обработку сигналов, для получения аналогичных мнемосхем на экранах мониторов систем управления электростанциями. Точно также возможны различные реализации приборов и индикаторов для отображения режимных параметров работы энергообъектов. Поэтому представленная схема является одним из возможных вариантов классификации МПС в электроэнергетике по функциональному признаку.

Широкое внедрение микропроцессорных средств измерений для получения объективной информации об объекте является основой для всего последующего развития электроэнергетических систем (ЭЭС). Поэтому, в первую очередь, следует обратить внимание на функции измерения и контроля параметров объекта – токов, напряжений, температуры, давления и т. д. Это позволяет рассматривать возможность реализации нового поколения систем предупредительной сигнализации, регистрации и осциллографирования режимных параметров, без которых немыслима эксплуатация большинства современных энергообъектов.

Так на основе функций измерений и контроля путем добавления исполнительных устройств (дискретного типа) управления коммутационной аппаратурой реализуются функции защитной автоматики.

Дальнейшее совершенствование алгоритмов (регулирование в замкнутых системах с обратными связями) и исполнительных устройств (уже аналогового типа) позволяет получить новые системы управления качеством электроэнергии. В рамках этих систем может быть рассмотрен огромный класс систем регулирования и управления, в том числе хорошо знакомые регуляторы частоты и активной мощности, напряжения и реактивной мощности генераторных агрегатов ЭЭС, регуляторы электроприводов, источники и системы бесперебойного электропитания, включая СИФУ тиристорных агрегатов и инверторы на полупроводниковых IGBT-структурах.

Развитие в МПС математических способностей, т. е. программного обеспечения и методов моделирования, позволяет реализовать системы диагностики, предсказывающие поведение систем по накопленным к текущему моменту данным.

Промежуточное положение по сложности реализации алгоритмов и устройств занимают автоматизированные системы различного назначения: системы настройки и поиска неисправностей, системы функционального контроля и др.

Рассмотрим пример комплексной системы управления техническими средствами корабля, из которого видно, что развитие микропроцессорных систем оказывает влияние не только на бортовую аппаратуру ЭЭС, но и других систем строящихся и проектируемых судов.

Технологии цифровой обработки данных успешно внедрены во многих проектах судовых систем электро­энергетики (ЭЭС), систем бесперебойного электропитания (СБЭ) и в аппаратуре управления общекорабельных систем гидравлики, сжатого воздуха, вентиляции и кондиционирования, пресной и забортной воды, систем контроля запасов масел и топлива, систем предупреждения и борьбы с пожарами и затоплением и многих дру­гих. Предприятия-разработчики выводят на рынок аппаратуру КСУ ТС на основе импортных и отечественных компонентов, предлагают типовые и оригинальные алгоритмы цифровой обработки данных, как в классе промышленных персональных ЭВМ - для организации автоматизированных рабочих мест операторов (АРМ), так и в классе микроконтроллеров (МК) – для локальной обработки данных в распределенных системах. Многоуровневые распределенные системы управления с локальными вычислительными сетями и магистралями для обмена данными и командами управления, подобные представленной на рис.18, с успехом используются во многих текущих проектах и разрабатываются в новых, то есть становятся неотъемлемой частью КСУ ТС.

Лекция №2

Тема: «Типовая схема микропроцессорной системы. Состав и назначение компонентов.Методы и способы организации памяти. Алгоритм работы»

МПС - сложная система, включающая в себя большое количество различных устройств. Основой ее является микропроцессор. Связь устройств ЭВМ между собой осуществляется с помощью сопряжений, которые в вычислительной технике называются интерфейсами.

Интерфейс - это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами.

В широком смысле интерфейс включает также механическую часть (совместимость по типоразъемам) и вспомогательные схемы, обеспечивающие электрическую совместимость устройств по уровням логических сигналов, входным и выходным токам и т. д.

Подробное изучение интерфейсов и системных шин не входит в задачи данного курса. Поэтому эти вопросы мы будем рассматривать лишь с точки зрения общего представления об организации работы микропроцессорной системы и принципах взаимодействия составляющих ее устройств.

Основным способом организации МПС является магистрально-модульный (рис. 8.1): все устройства, включая и микропроцессор, представляются в виде модулей, которые соединяются между собой общей магистралью. Обмен информацией по магистрали удовлетворяет требованиям некоторого общего интерфейса, установленного для магистрали данного типа. Каждый модуль подключается к магистрали посредством специальных интерфейсных схем.

Рис. 8.1. Магистрально-модульный принцип построения микропроцессорной системы

На интерфейсные схемы модулей возлагаются следующие задачи:

• обеспечение функциональной и электрической совместимости сигналов и протоколов обмена модулей и системной магистрали;
• преобразование внутреннего формата данных модуля в формат данных системной магистрали и обратно;
• обеспечение восприятия единых команд обмена информацией и преобразование их в последовательность внутренних управляющих сигналов.

Эти интерфейсные схемы могут быть достаточно сложными. Обычно они выполняются в виде специализированных микропроцессорных БИС. Такие схемы принято называть контроллерами.

Контроллеры обладают высокой степенью автономности, что позволяет обеспечить параллельную во времени работу периферийных устройств и выполнение программы обработки данных микропроцессором.

Кроме того, предварительно буферируя данные, контроллеры обеспечивают пересылку сразу для многих слов, расположенных по подряд идущим адресам, что позволяет использование так называемого "взрывного"

(burst) режима работы шины - 1 цикл адреса и следующие за ним многочисленные циклы данных.

Недостатком магистрально-модульного способа организации ЭВМ является невозможность одновременного взаимодействия более двух модулей, что ставит ограничение на производительность компьютера.

Взаимодействие микропроцессора с оперативной памятью (ОП) и внешними устройствами (ВУ) проиллюстрировано на рис. 8.2.

Рис. 8.2. Взаимодействие микропроцессора с оперативной памятью и внешними устройствами

Микропроцессор формирует адрес внешнего устройства или ячейки оперативной памяти и вырабатывает управляющие сигналы - либо IOR/IOW при обращении на чтение/запись из внешнего устройства, либо MR/MW для чтения/записи из оперативной памяти.

Для обмена информацией с внешними устройствами в МП имеются только 2 команды:

• команда ввода IN AX, DX записывает в регистр AX число из внешнего устройства, адрес которого находится в регистре DX ; при этом вырабатывается сигнал IOR ( INput/OUTput Read ).);
• команда вывода OUT DX, AX выводит информацию из регистра AX во внешнее устройство, адрес которого находится в регистре DX ; при этом вырабатывается сигнал IOW ( INput/OUTput Write ).

Сигналы IOR/IOW формируются при выполнении только этих команд.

Формирование сигналов MR/MW происходит в командах, для которых операнд и/или приемник результата располагаются в оперативной памяти, например, ADD [EBX], AX.

В связи с этим возможны два основных способа организации адресного пространства микропроцессорной системы:

1. с общим адресным пространством внешних устройств и оперативной памяти;
2. с независимыми адресными пространствами.

В первом случае к портам ввода/вывода можно обращаться как к ячейкам оперативной памяти. Достоинством такого подхода является возможность использовать различные режимы адресации при обращении к внешним устройствам, а также выполнять над содержимым портов ввода/вывода различные арифметико-логические операции. Но в то же время при этом сокращается емкость адресуемой ОП и снижается защищенность системы, так как она лишается дополнительных средств защиты, связанных с выполнением команд ввода/вывода (не работает поле IOPL регистра флагов). К тому же нарушение в логике работы программы (формирование неверного адреса оперативной памяти) может привести к ложному срабатыванию внешнего устройства.

Если первый недостаток не столь существенен при современных объемах запоминающих устройств, то второй может весьма негативно сказаться на работе МПС. Возможность использования сложных режимов адресации при обращении к внешним устройствам для микропроцессорных систем на основе универсальных МП не столь важна. Поэтому в настоящее время при построении МПС предпочтение отдается второму подходу.

Рассмотрим особенности обмена информацией микропроцессора с внешними устройствами. Упрощенная временная диаграмма этого процесса представлена на рис. 8.3.

Рис. 8.3. Временная диаграмма обмена информацией между микропроцессором и внешним устройством

При таком обмене микропроцессор использует стандартный цикл шины длительностью 2 периода тактового генератора, начало которого определяется сигналом A DS шины.

Однако если в обмене задействованы относительно медленное внешнее устройство или оперативная память, которые не успевают завершить обмен в текущем цикле работы микропроцессора, то они сбрасывают сигнал READY, который проверяется микропроцессором в конце второго тактового сигнала цикла. При READY = 0 МП вставляет дополнительные такты ожидания в цикл шины, чтобы дать возможность внешнему устройству завершить операцию ввода/вывода. Однако сигнал неготовности внешнего устройства не может длиться более установленного времени (для шины ISA - 2,5 мкс), в противном случае генерируется прерывание по ошибке ввода/вывода. Это предотвращает зависание системы в случае, например, механического повреждения данного контакта.

В общем случае стандартный цикл шины при обмене уже включает несколько дополнительных тактов ожидания. При этом циклы обращения к памяти короче циклов обращения к портам ввода/вывода. Минимальная длительность цикла определяется чипсетом и может программироваться опциями BIOS Setup заданием тактов ожидания. Если ОП или внешнее устройство не нуждаются в дополнительных тактах, то их контроллеры выставляют на шину сигнал OWS, по которому дополнительные такты не вставляются.

Прямой доступ к памяти

В МПС используются два основных способа организации передачи данных между памятью и периферийными устройствами: программно управляемая передача и прямой доступ к памяти ПДП ( Direct Memory Access - DMA ).

Программно управляемая передача данных осуществляется при непосредственном участии и под управлением процессора. Например, при пересылке блока данных из внешнего устройства в оперативную память процессор должен выполнить следующую последовательность шагов:

1. сформировать начальный адрес области обмена ОП;
2. занести длину передаваемого массива данных в один из своих внутренних регистров, который будет играть роль счетчика;
3. выдать команду чтения информации из ВУ; при этом на шину адреса из МП выдается адрес ВУ, на шину управления - сигнал чтения данных из ВУ, а считанные данные заносятся во внутренний регистр МП;
4. выдать команду записи информации в ОП; при этом на шину адреса из МП выдается адрес ячейки оперативной памяти, на шину управления - сигнал записи данных в ОП, а на шину данных выставляются данные из регистра МП, в который они были помещены при чтении из ВУ;
5. модифицировать регистр, содержащий адрес оперативной памяти;
6. уменьшить счетчик длины массива на длину переданных данных;
7. если переданы не все данные, то повторить шаги 3-6, в противном случае закончить обмен.

Как мы видим, программно управляемый обмен ведет к нерациональному использованию мощности микропроцессора, который вынужден выполнять большое количество относительно простых операций, приостанавливая работу над основной программой. При этом действия, связанные с обращением к оперативной памяти и к внешнему устройству, обычно требуют удлиненного цикла работы микропроцессора, что приводит к еще более существенным потерям производительности.

Альтернативой программно управляемому обмену служит прямой доступ к памяти - способ быстродействующего подключения внешнего устройства, при котором оно обращается к оперативной памяти, не прерывая работы процессора. Такой обмен происходит под управлением отдельного устройства - контроллера прямого доступа к памяти (КПДП).

Схема включения КПДП в состав микропроцессорной системы представлена на рис. 8.4.

Рис. 8.4. Структура МПС с контроллером прямого доступа к памяти

Перед началом работы контроллер ПДП необходимо инициализировать: занести начальный адрес области ОП, с которой производится обмен, и длину передаваемого массива данных. В дальнейшем по сигналу запроса прямого доступа контроллер фактически выполняет все те действия, которые обеспечивал микропроцессор при программно управляемой передаче.

Последовательность действий КПДП при запросе на прямой доступ к памяти со стороны внешнего устройства следующая:

1. Принять запрос на ПДП (сигнал DRQ ) от ВУ.
2. Сформировать запрос к МП на захват шин (сигнал HRQ ).
3. Принять сигнал от МП ( HLDA ), подтверждающий факт перевода микропроцессором своих шин в третье состояние.
4. Сформировать сигнал, сообщающий устройству ввода-вывода о начале выполнения циклов прямого доступа к памяти ( DACK ).
5. Сформировать на шине адреса компьютера адрес ячейки памяти, предназначенной для обмена.
6. Выработать сигналы, обеспечивающие управление обменом ( IOR, MW для передачи данных из ВУ в оперативную память и IOW, MR для передачи данных из оперативной памяти в ВУ).
7. Уменьшить значение в счетчике данных на длину переданных данных.
8. Проверить условие окончания сеанса прямого доступа (обнуление счетчика данных или снятие сигнала запроса на ПДП). Если условие окончания не выполнено, то изменить адрес в регистре текущего адреса на длину переданных данных и повторить шаги 5-8.

Прямой доступ к памяти позволяет осуществлять обмен данными между внешним устройством и оперативной памятью параллельно с выполнением процессором программы.

Структура КПДП представлена на рис. 8.5.

Рис. 8.5. Структура контроллера прямого доступа к памяти

Контроллер состоит из 4 идентичных каналов, позволяющих подключить к системе до четырех устройств, работающих в режиме ПДП.

В состав каждого канала входят следующие регистры:

• MR ( Mode Register ) - регистр режима. Определяет следующие параметры передачи:
• порядок изменения (увеличения или уменьшения) адреса ОП при передаче;
• возможность автоинициализации;
• режим обслуживания:
• одиночная передача (контроллер возвращает магистраль процессору после каждого цикла ПДП);
• блочная передача (контроллер владеет магистралью в течение передачи всего массива);
• по требованию (окончание передачи определяется снятием сигнала DRQ или подачей сигнала IEOP на внешний вход КПДП);
• каскадирование;
• CAR ( Current Address Register ) - регистр текущего адреса;
• BAR ( Base Address Register ) - базовый регистр адреса;
• CWR ( Current Word Register ) - текущий счетчик данных;
• WCR ( W0ord ConTRol Register ) - базовый счетчик данных.

Значения в регистрах BAR и WCR устанавливаются при инициализации и в ходе циклов ПДП не меняются. В регистры CAR и CWR в начале выполнения ПДП заносятся значения из регистров BAR и WCR соответственно. При выполнении ПДП эти регистры изменяются.

Управляющие регистры, общие для всего контроллера:

• CR ( Command Register ) - регистр команд - определяет:
• режим память-память или обычный. В режиме память-память осуществляется обмен по схеме ПДП между двумя областями ОП (только для каналов 0 и 1) с использованием буферного регистра TR ( Temporary Register );
• запрет/разрешение ПДП;
• порядок изменения приоритетов каналов:
• фиксированный приоритет;
• циклическое изменение приоритета после обработки запроса на ПДП по одному из каналов;
• явное указание наиболее приоритетного канала;
• уровень сигналов DRQ и DACK (настройка на активный уровень сигналов под особенности работы внешних устройств);
• SR ( Status Register ) - регистр условий: используется для фиксации признаков обмена по каждому из каналов и программных запросов на ПДП.

Во избежание ложных срабатываний внешних устройств, не использующих в данный момент режим прямого доступа, контроллер ПДП во время режима ПДП вырабатывает сигнал AEN, который блокирует работу остальных внешних устройств:

Для увеличения количества внешних устройств, которые могут быть подключены к микропроцессору в режиме ПДП, используется каскадное включение КПДП (рис. 8.6).

При этом ведомый КПДП подключается к одному из каналов ведущего контроллера по схеме подключения внешнего устройства, а непосредственно с микропроцессором связывается только ведущий контроллер. В стандартной конфигурации персональной ЭВМ применяются два КПДП (ведущий и ведомый), которые позволяют подключить до 7 внешних устройств, причем 2 канала закреплены за накопителями на жестком и гибком

Рис. 8.6. Каскадное включение контроллеров прямого доступа к памяти

дисках. В максимальной конфигурации при использовании ведущего и 4 ведомых КПДП, подключенных к каждому из каналов ведущего, к МП можно подключить до 16 внешних устройств, работающих в режиме ПДП.

Назначение и функции чипсета в микропроцессорной системе

Чипсет (chIPset) - это набор БИС (обычно 1-3 микросхемы), функционально эквивалентный микросхемам, входящим в стандартную конфигурацию микропроцессорной системы.

Как правило, чипсет интегрирует в себе функции следующих устройств:

• контроллера оперативной памяти;
• контроллеров кэш-памяти 2-го и/или 3-го уровня;
• контроллеров ПДП;
• контроллеров приоритетных прерываний;
• контроллера клавиатуры;
• контроллера мыши PS/2 ;
• контроллера инфракрасного порта;
• таймера реального времени;
• моста шины PCI ;
• моста шины ISA и др.

Обычно в составе чипсета выделяют:

• северный мост (North Bridge) - системный контроллер, в который входит контроллер системной шины, шин AGP и PCI, ОЗУ и кэш-памяти (для наборов под обычный Pentium);
• южный мост (SOUTh Bridge) - периферийный контроллер, включающий контроллеры EIDE, клавиатуры, моста PCI-to-PCI, последовательных/параллельных портов, шины USB и других подобных устройств.

Выбор чипсета во многом определяет конфигурацию МПС и ее производительность. Если МП можно заменить, а емкость ОЗУ увеличить, то замена чипсета однозначно связана с заменой системной платы, а ограничения чипсета также однозначно ограничивают возможности замены других элементов МПС: МП, ОЗУ, внешних устройств.

Чипсет накладывает ограничения на следующие функциональные характеристики системы в целом: тип памяти, тип кэш-памяти второго и/или третьего уровня, тип МП, максимальная частота системной шины, тип шины PCI (32- или 64-разрядная); поддержка многопроцессорной конфигурации и некоторые другие характеристики.

Практика показывает, что разница в производительности системных плат разных фирм, построенных с применением одного и того же чипсета, составляет от силы несколько процентов, между тем как тот же параметр для различных чипсетов может отличаться на порядок.

Рассмотрим использование чипсета на примере организации микропроцессорной системы на базе МП Pentium III на ядре Katmai (рис. 8.7).

Рис. 8.7. Структура микропроцессорной системы с использованием чипсета

Частота шины PCI составляет 33 МГц и при частоте системной шины и 66, и 100 МГц (используется деление частоты на 2 и 3 соответственно). AGP ( Accelerated GraphiCS Port ) - 32-разрядная шина (тактовая частота всегда 66 МГц), используемая для подключения графического адаптера и позволяющая ускорить обмен данными между графическим адаптером и основной памятью. В режиме AGP 2х эффективная частота в 133

МГц обеспечивается использованием обоих фронтов импульсов частоты 66 МГц. Шина ISA работает на частоте 8 МГц. За ее функционирование отвечает мост PCI/ISA, являющийся обычным PCI-устройством (просто встроенным в чипсет).

Системная шина может работать на разной частоте, но все эти варианты совместимы по разводке и электрически, что создает почву для "разгона".

Таким образом, при смене частоты системной шины, например, с 66 на 100 МГц замене подлежат лишь три устройства: процессор, чипсет и память. Никакие другие устройства не заметят подмены шины - ни AGPвидеоадаптеры, ни любой из PCI-контроллеров, ни старые ISA-карты. В этом и заключается принципиальное отличие шины 100 МГц от шины 66

МГц, разогнанной до 75/83 МГц. В первом случае новый чипсет обеспечивает работу PCI на частоте 33 (100/3) МГц, во втором старый чипсет и не подозревает о "разгоне" и продолжает делить частоту системной шины на 2, а в итоге частота PCI-шины равна 37,5 или 41,5 МГц, что может привести к неправильной работе некоторых PCI-устройств.

Краткие итоги. В лекции рассмотрены вопросы организации микропроцессорных систем, взаимодействия входящих в нее устройств. Подробно изложен режим прямого доступа в память и используемый, представлена структура контроллера ПДП. Описаны функции чипсета в микропроцессорной системе.

Лекция №3

Тема: «Структура и характеристики микроконтроллера»

Классификация и структура микроконтроллеров

В настоящее время выпускается целый ряд типов МК. Все эти приборы можно условно разделить на три основных класса:

• 8-разрядные МК для встраиваемых приложений;
• 16- и 32-разрядные МК;
• цифровые сигнальные процессоры (DSP).

Наиболее распространенным представителем семейства МК являются 8-разрядные приборы, широко используемые в промышленности, бытовой и компьютерной технике. Они прошли в своем развитии путь от простейших приборов с относительно слаборазвитой периферией до современных многофункциональных контроллеров, обеспечивающих реализацию сложных алгоритмов управления в реальном масштабе времени. Причиной жизнеспособности 8-разрядных МК является использование их для управления реальными объектами, где применяются, в основном, алгоритмы с преобладанием логических операций, скорость обработки которых практически не зависит от разрядности процессора.

Росту популярности 8-разрядных МК способствует постоянное расширение номенклатуры изделий, выпускаемых такими известными фирмами, как Motorola, Microchip, Intel, Zilog, Atmel и многими другими. Современные 8-разрядные МК обладают, как правило, рядом отличительных признаков. Перечислим основные из них:

• модульная организация, при которой на базе одного процессорного ядра (центрального процессора) проектируется ряд (линейка) МК, различающихся объемом и типом памяти программ, объемом памяти данных, набором периферийных модулей, частотой синхронизации;
• использование закрытой архитектуры МК, которая характеризуется отсутствием линий магистралей адреса и данных на выводах корпуса МК. Таким образом, МК представляет собой законченную систему обработки данных, наращивание возможностей которой с использованием параллельных магистралей адреса и данных не предполагается;
• использование типовых функциональных периферийных модулей (таймеры, процессоры событий, контроллеры последовательных интерфейсов, аналого-цифровые преобразователи и др.), имеющих незначительные отличия в алгоритмах работы в МК различных производителей;
• расширение числа режимов работы периферийных модулей, которые задаются в процессе инициализации регистров специальных функций МК.

При модульном принципе построения все МК одного семейства содержат процессорное ядро, одинаковое для всех МК данного семейства, и изменяемый функциональный блок, который отличает МК разных моделей. Структура модульного МК приведена на рис.1.

Рис.1. Модульная организация микроконтроллера.

Процессорное ядро включает в себя:

• центральный процессор;
• внутреннюю контроллерную магистраль (ВКМ) в составе шин адреса, данных и управления;
• схему синхронизации МК;
• схему управления режимами работы МК, включая поддержку режимов пониженного энергопотребления, начального запуска (сброса) и т.д.

Изменяемый функциональный блок включает в себя модули памяти различного типа и объема, порты ввода/вывода, модули тактовых генераторов (Г), таймеры. В относительно простых МК модуль обработки прерываний входит в состав процессорного ядра. В более сложных МК он представляет собой отдельный модуль с развитыми возможностями. В состав изменяемого функционального блока могут входить и такие дополнительные модули как компараторы напряжения, аналого-цифровые преобразователи (АЦП) и другие. Каждый модуль проектируется для работы в составе МК с учетом протокола ВКМ. Данный подход позволяет создавать разнообразные по структуре МК в пределах одного семейства.

Процессорное ядро микроконтроллера

Структура процессорного ядра МК

Основными характеристиками, определяющими производительность процессорного ядра   МК, являются:

• набор регистров для хранения промежуточных данных;
• система команд процессора;
• способы адресации операндов в пространстве памяти;
• организация процессов выборки и исполнения команды.

С точки зрения системы команд и способов адресации операндов процессорное ядро современных 8-разрядных МК реализует один из двух принципов построения процессоров:

• процессоры с CISC-архитектурой, реализующие так называемую полную систему команд (Complicated Instruction Set Computer);
• процессоры с RISC-архитектурой, реализующие сокращенную систему команд (Reduced Instruction Set Computer).

CISC-процессоры выполняют большой набор команд с развитыми возможностями адресации, давая разработчику возможность выбрать наиболее подходящую команду для выполнения необходимой операции. В применении к 8-разрядным МК процессор с CISC-архитектурой может иметь однобайтовый, двухбайтовый и трехбайтовый (редко четырехбайтовый) формат команд. Время выполнения команды может составлять от 1 до 12 циклов. К МК с CISC-архитектурой относятся МК фирмы Intel с ядром MCS-51, которые поддерживаются в настоящее время целым рядом производителей, МК семейств НС05, НС08 и НС11 фирмы Motorola и ряд других.

В процессорах с RISC-архитектурой набор исполняемых команд сокращен до минимума. Для реализации более сложных операций приходится комбинировать команды. При этом все команды имеют формат фиксированной длины (например, 12, 14 или 16 бит), выборка команды из памяти и ее исполнение осуществляется за один цикл (такт) синхронизации. Система команд RISC-процессора предполагает возможность равноправного использования всех регистров процессора. Это обеспечивает дополнительную гибкость при выполнении ряда операций. К МК с RISC-процессором относятся МК AVR фирмы Atmel, МК PIC16 и PIC17 фирмы Microchip и другие.

На первый взгляд, МК с RISC-процессором должны иметь более высокую производительность по сравнению с CISC МК при одной и той же тактовой частоте внутренней магистрали. Однако на практике вопрос о производительности более сложен и неоднозначен.

С точки зрения организации процессов выборки и исполнения команды в современных 8-разрядных МК применяется одна из двух уже упоминавшихся архитектур МПС: фон-неймановская (принстонская) или гарвардская.

Основной особенностью фон-неймановской архитектуры является использование общей памяти для хранения программ и данных, как показано на рис.2.

Рис. 2.  Структура МПС с фон-неймановской архитектурой.

Основное преимущество архитектуры Фон-Неймана – упрощение устройства МПС, так как реализуется обращение только к одной общей памяти. Кроме того, использование единой области памяти позволяло оперативно перераспределять ресурсы между областями программ и данных, что существенно повышало гибкость МПС с точки зрения разработчика программного обеспечения. Размещение стека в общей памяти облегчало доступ к его содержимому. Неслучайно поэтому фон-неймановская архитектура стала основной архитектурой универсальных компьютеров, включая персональные компьютеры.

Основной особенностью гарвардской архитектуры является использование раздельных адресных пространств для хранения команд и данных, как показано на рис.3.

Рис.3. Структура МПС с гарвардской архитектурой.

Гарвардская архитектура почти не использовалась до конца 70-х годов, пока производители МК не поняли, что она дает определенные преимущества разработчикам автономных систем управления.

Дело в том, что, судя по опыту использования МПС для управления различными объектами, для реализации большинства алгоритмов управления такие преимущества фон-неймановской архитектуры как гибкость и универсальность не имеют большого значения. Анализ реальных программ управления показал, что необходимый объем памяти данных   МК, используемый для хранения промежуточных результатов, как правило, на порядок меньше требуемого объема памяти программ. В этих условиях использование единого адресного пространства приводило к увеличению формата команд за счет увеличения числа разрядов для адресации операндов. Применение отдельной небольшой по объему памяти данных способствовало сокращению длины команд и ускорению поиска информации в памяти данных.

Кроме того, гарвардская архитектура обеспечивает потенциально более высокую скорость выполнения программы по сравнению с фон-неймановской за счет возможности реализации параллельных операций. Выборка следующей команды может происходить одновременно с выполнением предыдущей, и нет необходимости останавливать процессор на время выборки команды. Этот метод реализации операций позволяет обеспечивать выполнение различных команд за одинаковое число тактов, что дает возможность более просто определить время выполнения циклов и критичных участков программы.

Большинство производителей современных 8-разрядных МК используют гарвардскую архитектуру. Однако гарвардская архитектура является недостаточно гибкой для реализации некоторых программных процедур. Поэтому сравнение МК, выполненных по разным архитектурам, следует проводить применительно к конретному приложению.

В настоящее время наиболее яркими представителями микроконтроллеров SISC и RISC, имеющих соответственно фон-неймановскую и гарвардскую архитектуры являются микроконтроллеры i8051 и AVR – микроконтроллеры фирмы Atmel, которые по ряду характеристик превзошли очень известные PIC – микроконтроллеры. Поэтому рассмотрим организацию и устройство вышеперечисленных представителей.

Структурная организация микроконтроллера i8051

Общие характеристики

Микроконтроллер семейства 8051 имеют следующие аппаратные особенности:

∙        внутреннее ОЗУ объемом 128 байт;

∙        четыре двунаправленных побитно настраиваемых восьмиразрядных порта ввода-вывода;

∙        два 16-разрядных таймера-счетчика;

∙        встроенный тактовый генератор;

∙        адресация 64 КБайт памяти программ и 64 Кбайт памяти данных;

∙        две линии запросов на прерывание от внешних устройств;

∙        интерфейс для последовательного обмена информацией с другими микроконтроллерами или персональными компьютерами.

Микроконтроллер 8751 снабжен УФ ПЗУ объемом 4 Кбайт.

Функциональная схема микроконтроллера семейства 8051.

Микроконтроллер выполнен на основе высокоуровневой n-МОП технологии. Через четыре программируемых параллельных порта ввода/вывода и один последовательный порт микроконтроллер взаимодействует с внешними устройствами. Основу структурной схемы образует внутренняя двунаправленная 8-битная шина, которая связывает между собой основные узлы и устройства микроконтроллера: резидентную память программ (RPM), резидентную память данных (RDM), арифметико-логическое устройство (ALU), блок регистров специальных функций, устройство управления (CU) и порты ввода/вывода (P0-P3).

Арифметико-логическое устройство

8-битное арифметико-логическое устройство (ALU) может выполнять арифметические операции сложения, вычитания, умножения и деления; логические операции И, ИЛИ, исключающее ИЛИ, а также операции циклического сдвига, сброса, инвертирования и т.п. К входам подключены программно-недоступные регистры T1 и T2, предназначенные для временного хранения операндов, схема десятичной коррекции (DCU) и схема формирования признаков результата операции (PSW).

Простейшая операция сложения используется в ALU для инкрементирования содержимого регистров, продвижения регистра-указателя данных (RAR) и автоматического вычисления следующего адреса резидентной памяти программ. Простейшая операция вычитания используется в ALU для декрементирования регистров и сравнения переменных.

Простейшие операции автоматически образуют “тандемы” для выполнения таких операций, как, например, инкрементирование 16-битных регистровых пар. В ALU реализуется механизм каскадного выполнения простейших операций для реализации сложных команд. Так, например, при выполнении одной из команд условной передачи управления по результату сравнения в ALU трижды инкрементируется счётчик команд (PC), дважды производится чтение из RDM, выполняется арифметическое сравнение двух переменных, формируется 16-битный адрес перехода и принимается решение о том, делать или не делать переход по программе. Все перечисленные операции выполняются всего лишь за 2 мкс.

Важной особенностью ALU является его способность оперировать не только байтами, но и битами. Отдельные программно-доступные биты могут быть установлены, сброшены, инвертированы, переданы, проверены и использованы в логических операциях. Эта способность достаточно важна, поскольку для управления объектами часто применяются алгоритмы, содержащие операции над входными и выходными булевыми переменными, реализация которых средствами обычных микропроцессоров сопряжена с определенными трудностями.

Таким образом, ALU может оперировать четырьмя типами информационных объектов: булевыми (1 бит), цифровыми (4 бита), байтными (8 бит) и адресными (16 бит). В ALU выполняется 51 различная операция пересылки или преобразования этих данных. Так как используется 11 режимов адресации (7 для данных и 4 для адресов), то путем комбинирования операции и режима адресации базовое число команд 111 расширяется до 255 из 256 возможных при однобайтном коде операции.

Структурная организацияAVR -  микроконтроллера

AVR функционируют в широком диапазоне питающих напряжений от 1,8 до 6,0 Вольт. Энергопотребление в активном режиме зависит от величины напряжения питания, от частоты, на которой работает AVR и от конкретного типа микроконтроллера. Подробные спецификации обычно приводятся в оригинальной технической документации Atmel Corp. Температурные диапазоны работы микроконтроллеров AVR - коммерческий (0С...70С) и индустриальный (-40С...+85С). К сожалению, корпорация Atmel не выпускает и не планирует выпускать AVR для работы в автомобильном (-40С...+125С) и военном (-55С...+125С) температурных диапазонах.

С точки зрения программиста AVR представляет собой 8-разрядный RISC микроконтроллер, имеющий быстрый Гарвардский процессор, память программ, память данных, порты ввода/вывода и различные интерфейсные схемы. Гарвардская архитектура AVR реализует полное логическое и физическое разделение не только адресных пространств, но и информационных шин для обращения к памяти программ и к памяти данных, причем способы адресации и доступа к этим массивам памяти также различны. Подобное построение уже ближе к структуре цифровых сигнальных процессоров и обеспечивает существенное повышение производительности. Центральный процессор работает одновременно как с памятью программ, так и с памятью данных; разрядность шины памяти программ расширена до 16 бит.

Следующим шагом на пути увеличения быстродействия AVR является использование технологии конвейеризации, вследствие чего цикл "выборка - исполнение" команды заметно сокращен. Например, у микроконтроллеров семейства MCS51 короткая команда выполняется за 12 тактов генератора (1 машинный цикл), в течение которого процессор последовательно считывает код операции и исполняет ее. В PIC-контроллерах фирмы Microchip, где уже реализован конвейер, короткая команда выполняется в течение 8 периодов тактовой частоты (2 машинных цикла). За это время последовательно дешифрируется и считывается код операции, исполняется команда, фиксируется результат и одновременно считывается код следующей операции (одноуровневый конвейер). Поэтому в общем потоке команд одна короткая команда реализуется за 4 периода тактовой частоты или за один машинный цикл. В микроконтроллерах AVR тоже используется одноуровневый конвейер при обращении к памяти программ и короткая команда в общем потоке выполняется, как и в PIC-контроллерах, за один машинный цикл. Главное же отличие состоит в том, что этот цикл у AVR составляет всего один период тактовой частоты. Для сравнения, на рис. 3 приведены временные диаграммы при выполнении типовой команды для различных микроконтроллерных платформ.

Следующая отличительная черта архитектуры микроконтроллеров AVR - регистровый файл быстрого доступа, структурная схема которого показана на рис. 4. Каждый из 32-х регистров общего назначения длиной 1 байт непосредственно связан с арифметико-логическим устройством (ALU) процессора. Другими словами, в AVR существует 32 регистра - аккумулятора. Это обстоятельство позволяет в сочетании с конвейерной обработкой выполнять одну операцию в ALU за один машинный цикл. Так, два операнда извлекаются из регистрового файла, выполняется команда и результат записывается обратно в регистровый файл в течение только одного машинного цикла.

Рис.6. Регистровый файл AVR.

Рис.7. Временные диаграммы микропроцессорных платформ.

Шесть из 32-х регистров файла могут использоваться как три 16-разрядных указателя адреса при косвенной адресации данных. Один из этих указателей (Z Pointer) применяется также для доступа к данным, записанным в памяти программ микроконтроллера. Использование трех 16-битных указателей (X, Y и Z Pointers) существенно повышает скорость пересылки данных при работе прикладной программы.

Регистровый файл занимает младшие 32 байта в общем адресном пространстве SRAM AVR. Такое архитектурное решение позволяет получать доступ к быстрой "регистровой" оперативной памяти микроконтроллера двумя путями - непосредственной адресацией в коде команды к любой ячейке и другими способами адресации ячеек SRAM. В технической документации фирмы Atmel это полезное свойство носит название "быстрое контекстное переключение" и является еще одной отличительной особенностью архитектуры AVR, повышающей эффективность работы микроконтроллера и его производительность. Особенно заметно данное преимущество при реализации процедур целочисленной 16-битной арифметики, когда исключаются многократные пересылки между различными ячейками памяти данных при обработке арифметических операндов в ALU.

Система команд AVR весьма развита и насчитывает до 133 различных инструкций. Конкретное количество команд для каждого микроконтроллера того или иного семейства AVR приведено в таблицах 1 - 2. Почти все команды имеют фиксированную длину в одно слово (16 бит), что позволяет в большинстве случаев объединять в одной команде и код операции, и операнд(ы). Лишь немногие команды имеют размер в 2 слова (32 бит) и относятся к группе команд вызова процедуры CALL, длинных переходов в пределах всего адресного пространства JMP, возврата из подпрограмм RET и команд работы с памятью программ LPM. Различают пять групп команд AVR: условного ветвления, безусловного ветвления, арифметические и логические операции, команды пересылки данных, команды работы с битами. В последних версиях кристаллов AVR семейства "mega" реализована функция аппаратного умножения, что придает новым микроконтроллерам еще больше привлекательности с точки зрения разработчика.

По разнообразию и количеству реализованных инструкций AVR больше похожи на CISC, чем на RISC процессоры. Например, у PIC-контроллеров система команд насчитывает до 75 различных инструкций, а у MCS51 она составляет 111. В целом, прогрессивная RISC архитектура AVR в сочетании с наличием регистрового файла и расширенной системы команд позволяет в короткие сроки создавать работоспособные программы с эффективным кодом как по компактности реализации, так и по скорости выполнения.

Лекция №4

Тема: «Интерфейсы микроконтроллера»

1. Подключение переключателей и подавление «звона» контактов.

При замыкании и размыкании переключателей в цепи возникают импульсные помехи, вызванные дребезгом контактов. Эти помехи обычно называют «шумом» или «звоном». Такое явление часто возникает в системах на базах МК, где для ввода данных используется клавиатура, и «звон» может восприниматься как многократное нажатие клавиши (см. рис. 1.7). «Звон» возникает при установке и разрыве контакта путем нажатия на клавишу.
 

а)                                                                   б)
Рис. 1.7. а) схема ключа; б) дребезг контактов.

Чтобы устранить данный эффект, используются специальные схемы или программные методы для подавления «звона». Один из простых схемотехнических способов устранения «звона» состоит в подключении RC-цепи. В этой схеме время, требуемое для заряда разряда конденсатора до порогового напряжения, маскирует «звон» контактов при переключении. Можно также установить триггер Шмитта между схемой ключа и МК, чтобы усилить эффект подавления «звона». Недостатки этого метода – дополнительные затраты на компоненты, которые должны быть установлены на плате, и дополнительное время, требуемое для заряда/разряда RC-цепи. Все это может затруднить использование данной схемы, так как для некоторых ключей с большим уровнем шумов дополнительная задержка может составить десятые доли секунды. Значительно лучший способ избавиться от «звона» – сделать это программно. Если уровень напряжения на выходе ключа не изменяется в течении 20мс, то можно считать, что «звон» окончился, и больше изменения состояний не ожидается.

2. Световая индикация.

Очень часто вывод данных реализуются с помощью светодиодов LED (Light Emitting Diode), которые достаточно дешевы и легко подключаются к МК. Обычно для свечения светодиода требуется ток более 16 мА, что для большинства МК находится в диапазоне допустимых значений выходных токов. Следует помнить, что светодиод  является диодом, пропуская ток только в одном направлении.

Типичная схема подключения светодиода к выводу МК  показана на рис. 1.8. В этой схеме светодиоды будут светиться когда МК выдает сигнал «0» (низкое напряжение). Когда вывод работает в качестве входа данных или на него выводится «1», то светодиод будет выключен.
Резистор сопротивлением 220 Ом используется для ограничения тока, т.к. слишком большой ток может вывести из строя МК и светодиод. Некоторые МК содержат ограничители тока на выходных линиях, что устраняет потребность  в ограничивающем резисторе. Но все же целесообразно, на всякий случай, включить этот резистор, чтобы гарантировать, что короткое замыкание на «землю» или напряжение питания Vcc, не выведет из строя МК.

Рис. 1.8. Подключение светодиода к микроконтроллеру.

Семисегментный индикатор.

Вероятно самый простой вывод числовых десятичных и шестнадцатеричных данных – это использование семисегментного индикатора (ССИ). Такие индикаторы были очень популярны в 70х годах, но в последствии их место заняли жидкокристаллические индикаторы (ЖКИ). Но светодиодные индикаторы до сих пор являются полезными приборами, которые могут быть включены в схему без больших усилий для создания программного обеспечения. Включая определенные светодиоды (зажигая сегменты), можно выводить десятичные числа (см. рис. 1.9).

Каждый светодиод в индикаторе имеет свой буквенный идентификатор (A, B, C, D, E, F, G), и одна из ножек светодиода подключена к соответствующему внешнему выводу. Вторые ножки всех светодиодов соединены вместе и подключены к общему выводу. Этот общий вывод определяет тип индикатора: с общим катодом или с общим анодом.

Подключение индикатора к МК осуществляется весьма просто: обычно индикатор подключают как семь или восемь (если используется десятичная точка) независимых светодиодов. Наиболее важной частью работы при подключении к МК нескольких ССИ является назначения линий вводе вывода для каждого светодиода. Решение этой задачи вначале выполнения проекта упростит вам монтаж разводки и отладку устройств в дальнейшем. Типичный способ подключения нескольких индикаторов состоит в том, чтобы включить их параллельно и затем управлять протеканием тока через общие выводы отдельных индикаторов. Так как величина этого тока обычно превышает допустимое значение выходного тока МК, то для управления током включается дополнительные транзисторы, которые выбирают, какой из индикаторов будет находиться в активном состоянии.

Рис. 1.9. Семисегментный индикатор.

На рис. 1.10 показано подключение к МК четырех ССИ. В этой схеме МК выдает данные для индикации, последовательно переходя от одного индикатора к другому. Каждая цифра будет высвечиваться в течение очень короткого интервала времени. Это обычно выполняется с помощью подпрограммы обслуживания прерываний таймера. Чтобы избежать мерцания изображения, подпрограмма должна выполняться со скоростью, обеспечивающий включение индикатора, по крайней мере, 50 раз в секунду. Чем больше цифр, тем чаще должны следовать прерывания от таймера. Например, при использовании восьми ССИ цифры должны выводиться со скоростью 400 раз в секунду.

Рис. 1.10. Подключение к МК четырех ССИ.

3. Ввод с матричной клавиатуры.

Во многих приложениях требуется производить ввод данных с клавиатуры. Это может быть реализовано при помощи отдельных кнопок, но такой подход слишком расточителен с точки зрения использования линий ввода/вывода МК. Лучшим решением является использование матричной клавиатуры, которая представляет собой набор ключей, объединенных в ряды и столбцы (см. рис. 1.11).

Рис. 1.11. Подключение к МК матричной клавиатуры.

Для чтения состояния определенного ключа на столбец подается сигнал, а затем считывается состояние рядов. Обычно ряды подключаются к высокому потенциалу, а опрашиваемый столбец соединяется с землей. Если при сканировании считывается низкий уровень сигнала, то это означает, что ключ в данной позиции ряд-столбец замкнут. На рис. 1.11 показаны два МОП-транзистора, которые используются для подключения столбцов к земле. Но в некоторых МК выводы могут работать в режиме с открытым коллектором, и следовательно имитировать работу этих транзисторов, делая их включение ненужным.

Матричная клавиатура может быть расширена практически до любого размера, используя при этом небольшое число выводов МК. Например, 104-клавишная клавиатура ПК – это матрица, содержащая 13х8 ключей.

Источник используемой литературы

1. Белов А.В. Микроконтроллеры AVR: от азов программирования до создания практиче- ских устройств. – М.: Наука и техника, 2017.
2. Васильев А.Н. Программирование на С++ в примерах и задачах. – М.: Издательство «Э», 2017
3. Иванов В.Н. Применение компьютерных технологий при проектировании электрических схем. – М.: СОЛОН-Пресс, 2017.

Интернет –ресурсы

1. https://www.ptc.com/en/products/mathcad – Официальный сайт Mathcad
2. http://sine.ni.com/nips/cds/view/p/lang/ru/nid/201800– Официальный сайт NI Multisim
3. http://www.microchip.com – официальный сайт микроконтроллеров PIC и AVR.